JavaShuo
欄目
標籤
Verilog HDL
Verilog HDL
全部
hdl
verilog
verilog環境
verilog 語法
阿扣的Verilog HDL學習筆記②
2020-12-25
Verilog HDL
Verilog HDL數字設計與綜合（四）Verilog 門級建模
2020-12-27
Verilog HDL
Verilog門級建模與仿真
設計模塊
激勵模塊
【完整流程】用VSCode替換Vivado默認編輯器
2020-12-28
Verilog HDL
異步FIFO（一）——FIFO的理論基礎
2021-01-03
數字電路設計
Verilog HDL
verilog
自定義數碼管IP核，並讓NiosⅡ SBT for Eclipse自動抓取驅動文件
2021-01-03
FPGA
SoPC
IP核
Verilog HDL
Eclipse
Vivado設置指定源文件進行RTL優化
2021-01-05
Verilog HDL
Quartus 與modelsim se聯合仿真
2021-01-06
FPGA學習
quartus FPGA EDA
Verilog HDL
«
1
2
»
每日一句
每一个你不满意的现在，都有一个你没有努力的曾经。
